一、前言

Armv8-A 中的指令集 Armv8-A 支持三种指令集：A32、T32 和 A64。

在AArch64执行状态下执行时使用A64指令集。它是一个固定长度的32位指令集。名称中的 “64”指的是 AArch64 执行状态对该指令的使用。它不是指内存中指令的大小。

A32 和 T32 指令集也分别称为“ARM”和“Thumb”。这些指令集在 AArch32 执行状态下执行时使用。在本指南中，我们不介绍 A32 和 T32 指令集。

每个版本的 Arm 架构都有自己的 Arm 架构参考手册（Arm ARM），可以在 Arm 开发者网站上找到。每个Arm ARM都提供了每条指令的详细说明，包括：

• 编码——指令在内存中的表示。
• 参数 - 指令的输入。
• 伪代码 - 指令的作用，以 Arm 伪代码语言表示。
• 限制 - 当指令不能使用时，或者它可以触发的异常。

A64 的指令描述也以 XML 和 HTML 形式提供。如果您需要经常参考说明，则 XML 和 HTML 格式

非常有用。 XML 和 HTML 格式可以在 Arm 开发者网站上找到。

1.1 指令概况

指令基本格式

<Opcode>{<Cond>}<S> <Rd>, <Rn> {,<Opcode2>}

其中尖括号是必须的，花括号是可选的

• A32： Rd => {R0–R14}
• A64： Rd =>Xt => {X0–X30}

1.2 指令分类

1.3 指令助记符

1.4 指令条件码

二、跳转指令

通常，处理器按程序顺序执行指令。这意味着处理器按照指令在内存中设置的顺序执行指令。更改此

顺序的一种方法是使用分支指令。分支指令改变程序流程并用于循环、决策和函数调用。

A64指令集还有一些条件分支指令。这些指令会根据先前指令的结果更改其执行方式。

2.1 无条件跳转指令

1
2
3
4
5
6
7
8
9

# 无条件跳转label指令
B <label>
BL <label>

# 无条件跳转register指令
BR Xn
BLR Xn
RET {Xn}

2.2 条件跳转指令

1
2
3
4
5
6

B.<cond> <label>
CBZ <Xn> <label>
CBNZ <Xn> <label>
TBZ <Xn>, #<imm>, <label>
TBNZ <Xn>, #<imm>, <label>

2.3 举例说明

第一个例子：如果a等于5，则b等于5

1
2
3

if (a == 5)
    b = 5;

使用汇编编写，如下所示

1
2
3
4
5
6
7

CMP W0, #5
B.NE skip
MOV W8, #5

skip:
    ....

第二个例子：当a不等于0时，b+c赋值给b，a-1赋值给a

1
2
3
4
5
6

while(a!=0)
{
    b = b+c;
    a = a-1;
}

使用汇编

1
2
3
4
5
6
7
8
9

loop:
CBZ W8, skip        # 判断W8是否为0，也就是a是否为0，如果为0跳出循环
ADD W9, W9, W10     # 否则W9/W10寄存器中的值相加赋值给W9,也就是b+c赋值给b
SUB W8, W8, #1      # W8-1赋值给W8
B loop              # 跳转循环

skip:
...

三、PC相对寻址

读取PC的方法：PC相对地址指令（ADR, ADRP），以及branch-and-link指令(BL和BLR)会将PC地址存储在LR寄存器

修改PC的方法：使用显示控制流指令：条件分支、无条件分支、异常产生和异常返回指令

相对于A32的操作PC的MOV指令，A64已经不支持

3.1 ADR指令

使用格式：ADR register exper

编译时，首先会计算出当前PC到exper的偏移量#offset_to_exper

然后会用ADD或者SUB指令，来替换这个指令；例如等效于：ADD register,PC,#offset_to_exper

register就是exper的地址

3.2 ADRP指令

使用格式：ADRP register exper

编译时，会计算出当前PC到exper的偏移量#offset_to_exper

pc的低12位清零，然后加上偏移量给register，得到的地址时含有label的4kb对齐的内存区域的base地址

3.3 实例

1. 本代码取自warm项目开机汇编代码的head.S的部分

解释：

• 第365行：读取init_idmap_pd_dir的地址并写入到x0寄存器
• 第366行：读取init_idmap_pd_end的地址并写入x1寄存器
• 第372行：读取init_pd_dir的地址并写入x0寄存器

备注：这部分的地址在vmlinux.lds.S中被定义

四、系统操作指令

4.1 cache操作指令DC/IC

分为DC/IC指令，两者的区别在于DC为操作D-cache的指令，IC为操作I-cache的指令

这部分详看Armv8-A.pdf中的第D4.4.8 A64 Cache maintenance instructions部分

这部分还没有看，到后面专门学cache后来补充这部分内容，暂时设为TODO

4.2 地址翻译指令AT

以AT S1E1R为例

就是说给一个EL1或者EL2权限的虚拟地址，执行此AT指令后，就可以在PAR_EL1寄存器中读到翻译后的地址

下面请看这段c代码

read_sys_reg_par函数其实就是用的MRS指令读取PAR_EL1寄存器

4.3 TLBI指令

TLBI指令用于使 TLBs 中的条目无效。此指令的语法为：

TLBI < type >< level >{IS|OS} {, < xt >}

其中，

< type >，哪些条目无效

All - 所有条目

VA - 匹配在 Xt 的 VA 和 ASID 的条目 [ Entry matching VA and ASID in Xt ]

VAA - 匹配在 Xt 中的 VA ，任何 ASID 的条目

ASID - 匹配在 Xt 中的 ASID 的任何条目

…

< level >，要操作的地址空间

E1 = EL0/1虚拟地址空间

E2 = EL2虚拟地址空间

E3 = EL3虚拟地址空间

< IS|OS >，无论一个操作是内部可共享（IS）还是外部可共享（OS）

当 IS 添加到操作时，它将广播到内部共享域中的其他核心

当 OS 添加到操作时，它将广播到外部共享域的其他核心（在Armv8.4-A中添加）

< Xt >，操作哪个地址或ASID

仅用于按地址或ASID进行的操作

关于TLB的介绍，后面在学习到TLB章节时详细描述，本节仅描述此指令的功能以及用法

以linux内核api flush_tlb_all函数为例

最终调用的指令位tlbi vmalle1is

五、异常产生和返回指令

六、系统存储器指令

七、数据运算指令

7.1 算术运算指令

7.2 逻辑运算指令

不再多介绍，这部分遇到了直接查

八、load/store指令

8.1 Load/Store (Scaled Offset)

所谓Scaled 和Unscaled其实就是可以见到理解为对齐和非对齐，本质就是是否乘以一个常量，因为scaled的总是可以乘以一个常量来达到对齐，而Unscaled就不需要，是多少就多少，更符合人类自然的理解

8.2 Load/Store (Unscaled Offset)

8.3 Load/Store PC-relative（PC相对寻址）

8.4 Load/Store Pair(一对)

8.5 Load/Store Non-temporal(非暂存) Pair

所谓Non-temporal就是就是用于你确定知道该地址只加载一次，不需要触发缓存，避免数据被刷新，优化性能，其它指令都默认会写Cache

8.6 Load/Store Unprivileged（非特权）

所谓Unprivileged就是说EL0/EL1的内存有不同的权限控制，这条指令以EL0的权限存取，用于模拟EL0的行为，该指令应用于EL1和EL0之间的交互.

8.7 Load/Store Exclusive（独占）

在多核CPU下，对一个地址的访问可能引起冲突，这个指令解决了冲突，保证原子性(所谓原子操作简单理解就是不能被中断的操作)，是解决多个CPU访问同一内存地址导致冲突的一种机制。

比如2个CPU同时写，其中一条的Ws就会返回失败值。通常用于锁，比如spinlock，可以参考代码：arch/arm64/include/asm/spinlock.h

8.8 Load-Acquire/Store-Release

九、内存屏蔽指令

在第4.2 地址翻译指令AT的案例中也使用了dsb的内存屏蔽指令